Samsung、Eudyna Devices和EpiValley三大公司，近日發佈了關於減弱大功率LED靜電危害的方法的最新研究成果。

                                          靜電放電（ESD）
靜電放電（ESD）傷害通常是指脈衝時間。少於100納秒的高能量靜電脈衝，高能靜電脈衝釋放出的能量能夠在半導體材料上融化出孔洞（如圖），生成小裂紋，延伸到LED材料的表面。據美國國家標準學會（ANSI）對半導體產業的調查顯示，靜電放電傷害導致的平均產品損失在8%～33%。

來自首爾國民大學（Kookmin University）和慶熙大學（Kyung Hee University）的研究人員，攜手EpiValley公司LED製造商共同研究，以提高氮化銦鎵（InGaN ）LED電容（capacitance）。為了增加電容，韓國研究人員改變了在生長量子阱前的10nm厚的n型GaN薄膜的硅摻雜濃度，濃度從3×1018 cm-3變到2×1019 cm-3。當量子阱生長之後，如果將200nm厚的p型GaN薄膜中的鎂摻雜濃度調整為4×1019 cm-3，效果會更好。

                                           電氣過載（EOS）
毫秒級的靜電所具有的能量可以造成金接觸或氮化物層的融化這樣大規模的破壞（如圖所示）。在大多數情況下，這個現象可以通過在LED附近的焊墊（bond pad）被觀測到。事實上，ESD與EOS之間的差異很難區分。

儘可能的減小二極管耗盡區的寬度能夠獲得更高的電容，與鎂摻雜相比，在反向偏壓（reverse bias）下，提高硅摻雜濃度可以降低LED的n型區中載流子耗盡區的寬度。在人體模式ESD測試中，具有低的硅摻雜濃度的LED在500V的反向偏壓下，合格率只有27%。相對應的是，在具有高的硅摻雜濃度的LED在7000V的反向偏壓下，合格率達到了94%。

4月16日，日本化合物半導體製造商Eudyna Devices公司在美國申請了一項應用專利，在通過襯底GaN LED外延層的地方，簡單地增加了一個額外加熱處理工藝，就提高了LED的ESD耐受能力。他們把量子阱有源區（MQW active region）加熱到975℃，以改善其晶體質量。在隨後的p型GaN層外延生長時，溫度降低超過150℃，以確保摻雜的鎂不會擴散到有源區。

Eudyna公司的研發團隊聲稱，在高電壓下能夠擴展的晶體缺陷和污染了多量子阱區域的鎂摻雜都會降低LED的ESD耐受能力。實際上，沒有鎂污染多量子阱和沒有加熱處理多量子阱的LED的耐ESD電壓分別是500V和571V，而使用了上述專利中所描述的方法，LED的ESD耐受電壓則可以提高到 3857V。

4月16日，韓國三星在美國申請了兩項應用專利，公佈其開發出新的方法來改善ESD性能，即在結構層中使用過渡金屬元素釔或鈧，可以增加器件多量子阱下面的電子發射層的生長溫度。

                                        三星採用GaYN和GaScN層
使用GaYN/AlGaN或GaScN/AlGaN來代替InGaN，可使位於多量子阱下面的電子發射層的生長溫度提升至1000℃或以上，這樣晶體質量就會更好，使得LED可以具備更好地抵抗ESD的能力。GaYN/AlGaN或GaScN/AlGaN層具有更好的電流擴散效果，而且還有助於提高LED的抗ESD能力。

一般情況下，人們是採用氮化銦鎵（InGaN）來製作電子發射層，但是銦（In）的沉積溫度會超過1000℃，而採用GaYN/AlGaN或GaScN/AlGaN層來代替InGaN，In的生長溫度則有可能會降到1000℃或以下。在提高了晶體質量的同時，電子發射層的帶隙有助於提供好的電流擴散能力，可以降低LED的驅動電壓和進一步提高LED的抗ESD電壓能力。

歐司朗光電半導體LED應用工程經理Joachim Reill指出，以上方法有助於提高LED芯片的產量和可靠性，還可以簡化LED封裝工藝。目前，為了降低ESD對LED的危害，通常在LED封裝時安裝一個ESD二極管，如果以後芯片具有很強的抗ESD能力時，則無需使用這個ESD二極管了。