在 AI 技術快速滲透終端產品的背景下，AI/AR 智能眼鏡正迎來新一輪產業關注焦點。從Meta推出的 Ray-Ban Meta 系列，到 Rokid、 RayNeo、Even Realities 等 AR 終端廠商相繼發布新一代產品，再到阿里巴巴、小米、理想汽車等不同行業企業陸續入局，產業趨勢已愈發清晰——AI/AR 智能眼鏡正在從“概念驗證”階段，逐步邁向“規模化應用”。

圖一：AR智能眼鏡場景示意

來自 Essilor Luxottica 2025 年第四季度財報的信息顯示，其與 Meta 合作推出的 AI 智能眼鏡在 2025 年銷量已超過 700 萬副。在科技巨頭與產業鏈多方力量的共同推動下，智能眼鏡市場正在加速進入產品化與規模化階段。

AI 讓 AR 智能眼鏡成為更加自然、低門檻的人機交互接口；而 AR 智能眼鏡則為 AI 提供了最貼近日常生活場景的承載平台。在虛實融合逐漸成為主流交互範式的背景下，顯示技術成為決定體驗上限的核心變量——它不僅影響視覺呈現質量，更直接關系到設備體積、功耗與佩戴舒適度。

當前微顯示技術的發展方向，正指向具備更低功耗、更高亮度、更小尺寸與更高對比度優勢的 LEDoS 方案。該技術被普遍視為下一代 AR 顯示的關鍵路徑。然而，產業現實更為覆雜：成本，仍然是決定其能否真正實現規模化的關鍵變量。

一、成本是 LEDoS 商業化的關鍵變量
在 AR 智能眼鏡的發展進程中，產品體驗的舒適度、價格的可接受性與生態內容的完整性，構成支撐市場放量的鐵三角。唯有持續擴大三者的交集，硬件產品才能真正回應消費市場期待，邁入規模增長階段。

在現有技術路徑中，LEDoS 被普遍視為最有潛力同時兼顧性能與形態設計的解決方案。其優勢體現在多個維度：極高的亮度，可保證 AR 虛擬畫面在覆雜光環境下清晰可見；超小光引擎尺寸，有助於實現更輕薄的眼鏡結構設計；更低功耗，為整機續航能力提供空間。

然而，現實挑戰同樣清晰——LEDoS 光引擎目前在整機硬件成本中占比偏高，直接影響產品定價區間與市場定位，並在一定程度上制約整體產業節奏。

當核心顯示器件成本難以有效下降，產品往往只能停留在高端小眾市場，難以形成規模經濟，支撐剛剛趨於完善的 AR 產業鏈體系。

因此，成本正成為決定技術路徑能否真正兌現市場潛力的關鍵變量。唯有突破規模化量產的成本邊界，終端產品方能進入消費級價格帶，從而推動 AR 智能終端由嘗試期邁向真正的放量期。

二、 CMOS 背板是決定LEDoS成本的關鍵
進一步拆解 LEDoS 的成本結構可以發現，其成本關鍵並不完全來自 Micro LED外延，而在於 CMOS (互補金屬氧化物半導體) 背板。

CMOS 背板涉及覆雜的半導體制程、線路設計以及昂貴的光罩投入，其單位面積價格遠高於三五族化合物外延片。同時，為滿足 AR 近眼顯示對更高像素密度、更覆雜驅動功能以及更低功耗的需求，CMOS 制程節點正持續向 22nm 以下先進制程演進，而這類先進制程主要集中在 12 英寸晶圓平台上實現規模化生產。

這意味著，每一片 12英寸 CMOS 背板都承載著極高的制造價值。因此，LEDoS 的成本問題是如何最大化這塊高價值 12 英寸CMOS 面積的有效利用。

在制造過程中，背板利用效率主要取決於三個因素：前段發光單元的有效直通率、整合階段的良率表現，以及最終可用面積比例。任何來自外延缺陷、尺寸錯配或整合損耗的疊加，都會被放大到整片 12 英寸背板上，從而形成顯著的成本壓力。

換言之，當 12 英寸 CMOS 成為價值中心時，制造邏輯必須圍繞一個核心問題展開：如何最大限度避免昂貴背板面積的浪費。

表一：LEDoS微顯示屏

三、傳統 W2W 路徑的結構性局限
在傳統 LEDoS 整合路徑中，Micro LED 與 CMOS 背板通常采用晶圓對晶圓鍵合（Wafer-to-Wafer，W2W）方式進行整合。然而，這一路徑在實際量產過程中逐漸暴露出兩項結構性限制。

1. 良率連帶

由於 W2W 方案在鍵合前無法進行有效的電性測試，導致廠商無法預先得知缺陷區域，這意味著昂貴的 CMOS 背板必須被動吸收來自上一段制程（如缺陷、波長不均等）所造成的良率損失。

任何局部的外延缺陷，都會導致與之對應的 CMOS 面積被一同切除。在這一模式下，昂貴的 CMOS 被迫為上遊不良率買單。

圖二：CMOS 背板利用率對比

2. 尺寸不匹配導致利用率低

當前 Micro LED 外延晶圓尺寸仍主要以 4 英寸與 6 英寸為主，而 CMOS 背板已全面進入 12英寸平台。兩者在尺寸上的不匹配，使得晶圓級鍵合過程中必然出現大量無法利用的背板區域。

舉例來說，單片 8 英寸 對貼 12 英寸 CMOS 背板利用率僅剩 44%；兩片 6 英寸與 12 英寸 CMOS 鍵合，利用率則是 50%；而 JBD 現階段的方式，將 7 片 4 英寸外延片與 12 英寸 CMOS 整合，利用率可達約 78%。即便已是行業較優方案，仍未達到理想水平。

JBD 也正是在這一背景下判斷，結構性浪費正在持續削弱 CMOS 的產能價值，並成為 LEDoS 難以突破成本瓶頸的根源。

四、 從 W2W 到 D2W：制造邏輯的重構
與此同時，產業還面臨另一個關鍵現實：盡管 CMOS 背板已經全面進入 12 英寸時代，但發光外延的尺寸升級卻面臨明顯瓶頸。受限於材料體系差異、外延均勻性控制以及大尺寸鍵合工藝難度，12 英寸發光外延的產業化路徑尚未真正打通，8英寸方案同樣面臨鍵合良率偏低等潛在問題。目前 Micro LED 外延仍主要集中在 4 英寸與 6 英寸平台。

這意味著，在可預見的階段內，通過擴大外延晶圓尺寸來匹配 12 英寸 CMOS 的路徑仍存在較大不確定性。

在此背景下，JBD 選擇了晶圓重構路徑：裸片—載板—晶圓重構（Die-to-Carrier-to-Wafer，D2W）方案，該路徑制造流程從傳統的“晶圓對晶圓綁定”轉變為“先篩選、再重構、最後整合”，能有效隔離前段缺陷對後段整合的影響，使 CMOS 制程不被動承受不必要的良率疊加壓力，從而顯著提升背板利用率與整體良率。

這一轉變並非簡單的工藝優化，而是對制造邏輯的重構。

1，預篩選：把問題擋在鍵合之前

通過對裸片進行預先分選，可以在鍵合前識別並剔除缺陷區域，只留下無污損、適合進入後續制程的部分。單是這一制程步驟，便可將外延來料從約 70% 提升至接近 100% 有效利用，CMOS 不再承擔上遊缺陷損失。

2，12 英寸 CMOS完整貼合，無損重構

通過重構形成的 12英寸 Carrier ，再與 12 英寸 CMOS 完整貼合，可實現接近 100% 的面積利用率。

當背板利用率接近完整面積利用時，CMOS 單位成本能夠被更有效分攤，從而為 LEDoS 微顯示與光引擎成本的進一步下降創造空間。

圖三：左，7片4英寸外延晶圓；右，12英寸矽基重構晶圓

隨著成本結構持續優化，不僅終端產品價格有望逐步下降，產業鏈上下遊也將因規模擴大而加速技術演進，從而形成技術進步與成本下降的正向循環。

五、以技術重構驅動最低成本競爭力
在 AR 智能眼鏡邁向規模化的關鍵階段，LEDoS 是否能真正突破，不僅取決於性能參數，更取決於其制造體系是否能夠支撐規模化成本結構。

JBD 從 4 英寸的晶圓與晶圓鍵合邁向 12 英寸重構工藝，是基於對產業趨勢與成本邏輯的深刻洞察，通過消除非必要的制程損失，並極致化 CMOS背板 的利用價值，JBD 始終保持著全球最低的 LEDoS 芯片單位成本。這一項技術叠代不僅標志著 JBD 在量產技術上的領先地位，更為全球AR 智能眼鏡產業的商業化普及奠定了堅實基礎。

當制造邏輯發生改變，產業曲線也將隨之轉向。對於 AR 智能眼鏡市場而言，這不僅是一次工藝架構升級，更是一場通向規模化應用的重要拐點。（文：Emerson / TrendForce）

TrendForce 2025 近眼顯示市場趨勢與技術分析
出刊日期: 2025年8月29日
語系: 中文 / 英文
格式: PDF
頁數: 126

TrendForce 2026 Micro LED 顯示與非顯示應用市場分析
出刊時間: 2026 年 09 月 30 日
檔案格式: PDF
報告語系: 繁體中文 /英文